# (12) 公開特許公報(A)

庁内整理番号

(11)特許出職公開番号

特開平8-8408

(43)公開日 平成8年(1996)1月12日

(51) Int.Cl.<sup>6</sup>

識別記号 451

FI

技術表示箇所

H01L 27/10

G11C 11/22

14/00

G11C 11/34

352 A

17/00

307 2

審査請求 未請求 請求項の数14 OL (全 21 頁) 最終頁に続く

(21)出讀番号

特願平6-319922

(22)出顧日

平成6年(1994)12月22日

(31) 優先権主張番号 特顧平6-3796

(32)優先日

平6(1994)1月18日

(33)優先権主張国

日本(JP)

(31) 優先権主張番号 特願平6-3797

(32)優先日

平6(1994)1月18日

(33)優先權主張国

日本 (JP)

(31) 優先権主張番号 特顧平6-81481

平6 (1994) 4 月20日

(32) 優先日 (33)優先権主張国

日本 (JP)

(71)出顧人 000116024

ローム株式会社

京都府京都市右京区西院灣崎町21番地

(72)発明者 西村 清

京都府京都市右京区西院灣崎町21番地 口

ーム株式会社内

(72)発明者 林 秀紀

京都府京都市右京区西院灣崎町21番地 口

ーム株式会社内

(72)発明者 村本 淳

京都府京都市右京区西院清崎町21番地 口

ーム株式会社内

(74)代理人 弁理士 古谷 栄男 (外2名)

最終頁に続く


#### (54) 【発明の名称】 不揮発性メモリ

### (57)【要約】

【目的】 簡易な構成で、非破壊読み出しを行うことの できる不揮発性メモリを提供することを目的とする。

【構成】 書き込み時には、コントロールゲートCGと メモリゲートMGとの間に電圧を印加する。その印加方 向により、強誘電体層32の分極方向が異なる。強誘電 体層32がコントロールゲートCG側を正極として分極 している場合には、チャネルを形成するためのコントロ ールゲート電圧Vcgは小さくなる(第2の状態に分

極)。強誘電体層32がコントロールゲートCG側を負 極として分極している場合には、チャネルを形成するた めのコントロールゲート電圧Vccは大きくなる(第1の 状態に分極)。読み出し時には、コントロールゲートC Gに、基準電圧Vrefを印加する。強誘電体層32が第 2の状態に分極している場合には、大きなドレイン電流 が流れ、強誘電体層32が第1の状態に分極している場 合には、小さなドレイン電流しか流れない。このドレイ ン電流を検出することにより、読み出しを行なうことが できる。また、この際、強誘電体層32の記憶内容は破 壊されない。



### 【特許請求の範囲】

【請求項1】第1導電型のソース領域およびドレイン領

ソース領域とドレイン領域との間に形成された第2導電 型のチャネル領域、

チャネル領域の上に、チャネル領域と絶縁して形成され た導電体層であるメモリゲート、

下部導電体層の上に形成された強誘電体層、

強誘電体層の上に形成された導電体層であるコントロー

を備えた不揮発性メモリ素子をマトリクス状に接続した 不揮発性メモリであって、

各列の同一行の不揮発性メモリ素子のドレイン領域を接 続するドレインライン、

各列のドレインラインを互いに接続する統合ドレインラ イン、

各列の同一行の不揮発性メモリ素子のメモリゲートを接 続するメモリゲートライン、

各行の同一列の不揮発性メモリ素子のソース領域を接続 するソースライン、

各行の同一列の不揮発性メモリ素子のコントロールゲー トを接続するコントロールゲートライン、

を備えた不揮発性メモリ。

【請求項2】請求項1の不揮発性メモリにおいて、

各ドレインラインごとに設けられ、各ドレインラインを 統合ドレインラインを介してドレイン電流検出手段に接 続するか否かのスイッチングをするドレインスイッチン グ手段を設け、

対象となる不揮発性メモリ素子の接続されたドレインラ インに設けられたドレインスイッチング手段をオンに し、他のドレインスイッチング手段をオフとするように 構成したことを特徴とするもの。

【請求項3】請求項1の不揮発性メモリにおいて、さら に各ドレインラインごとに設けられ、各ドレインライン をドレイン電流検出手段に接続するか否かのスイッチン グをするドレインスイッチング手段、

各メモリゲートラインごとに設けられ、書き込みのため のHレベルの電圧またはLレベルの電圧を印加するか否 かのスイッチングをするメモリゲートスイッチング手 段、

各ソースラインごとに設けられ、各ソースラインを接地 電圧に接続するか否か、または基準電圧に接続するか否 かのスイッチングをするソーススイッチング手段、

各コントロールゲートラインごとに設けられ、各コント ロールゲートラインに基準電圧を印加するか否かのスイ ッチングをするコントロールゲートスイッチング手段、 を備えたもの。

【請求項4】請求項3の不揮発性メモリにおいて、前記 メモリゲートスイッチング手段は、さらに、各メモリゲ ートラインに基準電圧を印加するか否かのスイッチング 50 ルゲートラインに、ゼロよりも大きく、設定最大ドレイ

を行なうものであることを特徴とするもの。

【請求項5】請求項3または請求項4の不揮発性メモリ において、

不揮発性メモリ素子の各行に対応して設けられ、第1の 選択入力を受けて、前記ドレインスイッチング手段をオ ン・オフさせるとともに、第1の選択入力をメモリゲー トスイッチング手段のオン・オフの少なくとも一条件と して用いる第1の選択手段、

不揮発性メモリ素子の各列に対応して設けられ、第2の 10 選択入力を受けて、前記ソーススイッチング手段および コントロールゲートスイッチング手段をオン・オフさせ る第2の選択手段、

を備えたもの。

【請求項6】請求項3、請求項4または請求項5の不揮 発性メモリにおいて、

何れの行に対しても選択入力が与えられていない場合に は、全てのコントロールゲートスイッチング手段をオン にして、基準電圧を与えるようにしたことを特徴とする もの。

20 【請求項7】請求項1、2、3、4、5または6の不揮 発性メモリにおいて、

各行の同一列の不揮発性メモリ素子のコントロールゲー トは、コントロールゲート保護スイッチング手段を介し て、コントロールゲートラインに接続されていることを 特徴とするもの。

【請求項8】請求項7の不揮発性メモリにおいて、

対象となる不揮発性メモリ素子の属する列のコントロー ルゲート保護スイッチング手段をオンとし、対象となる 不揮発性メモリ素子の属する列以外の列のコントロール 30 ゲート保護スイッチング手段をオフとして、読み出しお よび書き込み動作を行うことを特徴とするもの。

【請求項9】請求項1、2、3、4、5、6または7の 不揮発性メモリにおいて、

各列の同一行の不揮発性メモリ素子のメモリゲートは、 メモリゲート保護スイッチング手段を介して、メモリゲ ートラインに接続されていることを特徴とするもの。

【請求項10】請求項9の不揮発性メモリにおいて、

対象となる不揮発性メモリ素子の属する列のメモリゲー ト保護スイッチング手段をオンとし、対象となる不揮発 性メモリ素子の属する列以外の列のメモリゲート保護ス イッチング手段をオフとして書き込み動作を行うととも に、対象となる不揮発性メモリ素子の属する列のメモリ ゲート保護スイッチング手段をオフとし、対象となる不 揮発性メモリ素子の属する列以外の列のメモリゲート保 護スイッチング手段をオンとして読み出し動作を行うこ とを特徴とするもの。

【請求項11】請求項1の不揮発性メモリに情報を書き 込む方法であって、

対象となる不揮発性メモリ素子が接続されたコントロー

ン電流に対応する電圧よりも小さい基準電圧を印加し、 他のコントロールゲートラインはフローティング状態と

対象となっていない不揮発性メモリ素子が接続されたメ モリゲートラインに、基準電圧を印加するとともに、対 象となる不揮発性メモリ素子が接続されたメモリゲート ラインに、前記基準電圧よりも大きいHレベルの電圧を 印加して、対象となる不揮発性メモリ素子の強誘電体層 を第1の状態に分極させるか、または前記基準電圧より も小さいLレベルの電圧を印加して前記強誘電体層を第 10 2の状態に分極させることにより、情報の書き込みを行 うことを特徴とする書き込み方法。

【請求項12】請求項1の不揮発性メモリに書き込まれ た情報を読み出す方法であって、

前記不揮発性メモリ素子の強誘電体層が第1の状態に分 極している場合に第1のドレイン電流を生じ、第2の状 態に分極している場合に第2のドレイン電流を生じ、分 極していない場合に第1のドレイン電流と第2のドレイ ン電流との間であって設定最大ドレイン電流より十分小 さい値の基準電流を生じるような基準電圧を、対象とな 20 る不揮発性メモリ素子が接続されたコントロールゲート ラインに印加し、他のコントロールゲートラインはフロ ーティング状態とし、

対象となる不揮発性メモリ素子が接続されたメモリゲー トラインはフローティング状態とし、他のメモリゲート ラインに基準電圧を印加し、

ドレインラインに流し得る電流が、前記基準電流よりも 小さいか大きいかを判定して、書き込まれた情報を非破 壊的に読み出すこと、

を特徴とする読み出し方法。

【請求項13】請求項1の不揮発性メモリのスタンバイ 方法であって、

コントロールゲートラインの全ておよびメモリゲートラ インの全てに基準電圧を印加するスタインバイ方法。

【請求項14】書き込み時には請求項11の書き込み方 法を用い、読み出し時には請求項12の読み出し方法を 用い、スタンバイ時には請求項13のスタンバイ方法を 用いる請求項1の不揮発性メモリの動作方法。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は不揮発性メモリに関す るものである。

[0002]

【従来の技術】強誘電体を用いた不揮発性メモリが近年 注目を集め、その構造や回路構成が種々提案されてい る。図32に、米国特許公報4,888,733号に開 示された、不揮発性メモリセルの構成を示す。強誘電体 キャパシタ2の両側には、トランジスタ18,20が接 続されている。トランジスタ18,20のゲートは、ワ

8のソースはビットライン14に接続され、トランジス タ20のソースはビットライン16に接続されている。 【0003】トランジスタ18、20を導通させるとと もに、ビットライン14、16間に電圧を印加すると、 強誘電体キャパシタ2が分極する。その後、ビットライ

ン14、16間の電圧印加を止めても、分極状態は保持 される。印加する電圧の極性を逆にすることにより、分 極の極性を逆にすることができる。これにより、情報を 不揮発的に記憶することができる。

【0004】記憶された情報を読み出す場合には、強誘 電体キャパシタ2に電圧を印加し、分極状態が反転する かどうかによって、記憶された分極の状態を知ることが できる。なお、読み出しによって記憶内容が破壊される ので、読み出しの直後に再書込を行うようにしている。

【0005】また、強誘電体キャパシタを用いた不揮発 性メモリとして、2つのキャパシタと2つのトランジス タとによって 1 セルを構成したものも提案されている (米国特許公報第4,873,664号)。

[0006]

【発明が解決しようとする課題】しかしながら、上記の ような従来の不揮発性メモリには、次のような問題点が あった。

【0007】第一に、米国特許公報4,888,733 号に示されたものでは、1つのセル当たり、強誘電体キ ャパシタの他に2つのトランジスタが必要であり、構成 が複雑であった。同様に、米国特許公報第4,873, 664号に示されたものでは、1つのセル当たり、2つ の強誘電体キャパシタと2つのトランジスタが必要であ り、構成が複雑であった第二に、読出時に記憶内容を破 30 壊してしまうので、再書込が必要であり、制御が複雑と なっていた。

【0008】この発明は上記のような問題点を解決し て、簡易な構成で、非破壊読み出しを行うことのできる 不揮発性メモリを提供することを目的とする。

[0009]

【課題を解決するための手段】請求項1の不揮発性メモ リは、第1導電型のソース領域およびドレイン領域、ソ ース領域とドレイン領域との間に形成された第2導電型 のチャネル領域、チャネル領域の上に、チャネル領域と 絶縁して形成された導電体層であるメモリゲート、下部 導電体層の上に形成された強誘電体層、強誘電体層の上 に形成された導電体層であるコントロールゲート、を備 えた不揮発性メモリ素子をマトリクス状に接続した不揮 発性メモリであって、各列の同一行の不揮発性メモリ素 子のドレイン領域を接続するドレインライン、各列のド レインラインを互いに接続する統合ドレインライン、各 列の同一行の不揮発性メモリ素子のメモリゲートを接続 するメモリゲートライン、各行の同一列の不揮発性メモ リ素子のソース領域を接続するソースライン、各行の同 ードライン8に接続されている。また、トランジスタ1 50 一列の不揮発性メモリ素子のコントロールゲートを接続

するコントロールゲートライン、を備えている。

【0010】請求項2の不揮発性メモリは、請求項1の 不揮発性メモリにおいて、各ドレインラインごとに設け られ、各ドレインラインを統合ドレインラインを介して ドレイン電流検出手段に接続するか否かのスイッチング をするドレインスイッチング手段を設け、対象となる不 揮発性メモリ素子の接続されたドレインラインに設けら れたドレインスイッチング手段をオンにし、他のドレイ ンスイッチング手段をオフとするように構成したことを 特徴としている。

【0011】請求項3の不揮発性メモリは、請求項1の 不揮発性メモリにおいて、さらに各ドレインラインごと に設けられ、各ドレインラインをドレイン電流検出手段 に接続するか否かのスイッチングをするドレインスイッ チング手段、各メモリゲートラインごとに設けられ、書 き込みのためのHレベルの電圧またはLレベルの電圧を 印加するか否かのスイッチングをするメモリゲートスイ ッチング手段、各ソースラインごとに設けられ、各ソー スラインを接地電圧に接続するか否か、または基準電圧 に接続するか否かのスイッチングをするソーススイッチ 20 ング手段、各コントロールゲートラインごとに設けら れ、各コントロールゲートラインに基準電圧を印加する か否かのスイッチングをするコントロールゲートスイッ チング手段、を備えている。

【0012】請求項4の不揮発性メモリは、請求項3の 不揮発性メモリにおいて、前記メモリゲートスイッチン グ手段は、さらに、各メモリゲートラインに基準電圧を 印加するか否かのスイッチングを行なうものであること を特徴としている。

【0013】請求項5の不揮発性メモリは、請求項3ま たは4の不揮発性メモリにおいて、不揮発性メモリ素子 の各行に対応して設けられ、第1の選択入力を受けて、 前記ドレインスイッチング手段およびメモリゲートスイ ッチング手段をオン・オフさせる第1の選択手段、不揮 発性メモリ素子の各列に対応して設けられ、第2の選択 入力を受けて、前記ソーススイッチング手段およびコン トロールゲートスイッチング手段をオン・オフさせる第 2の選択手段、を備えたことを特徴としている。

【0014】請求項6の不揮発性メモリは、請求項3、 4または5の不揮発性メモリにおいて、何れの行に対し ても選択入力が与えられていない場合には、全てのコン トロールゲートスイッチング手段をオンにして、基準電 圧を与えるようにしたことを特徴としている。

【0015】請求項7の小揮発性メモリは、請求項1、 2、3、4、5または6の不揮発性メモリにおいて、各 行の同一列の不揮発性メモリ素子のコントロールゲート は、コントロールゲート保護スイッチング手段を介し て、コントロールゲートラインに接続されていることを 特徴としている。

不揮発性メモリにおいて、対象となる不揮発性メモリ素 子の属する列のコントロールゲート保護スイッチング手 段をオンとし、対象となる不揮発性メモリ素子の属する 列以外の列のコントロールゲート保護スイッチング手段

をオフとして、読み出しおよび書き込み動作を行うこと を特徴としている。

【0017】請求項9の不揮発性メモリは、請求項1、 2、3、4、5、6または7の不揮発性メモリにおい て、各列の同一行の不揮発性メモリ素子のメモリゲート は、メモリゲート保護スイッチング手段を介して、メモ リゲートラインに接続されていることを特徴としてい る。

【0018】請求項10の不揮発性メモリは、請求項9 の不揮発性メモリにおいて、対象となる不揮発性メモリ 素子の属する列のメモリゲート保護スイッチング手段を オンとし、対象となる不揮発性メモリ素子の属する列以 外の列のメモリゲート保護スイッチング手段をオフとし て書き込み動作を行うとともに、対象となる不揮発性メ モリ素子の属する列のメモリゲート保護スイッチング手 段をオフとし、対象となる不揮発性メモリ素子の属する 列以外の列のメモリゲート保護スイッチング手段をオン として読み出し動作を行うことを特徴としている。

【0019】請求項11の書き込み方法は、対象となる 不揮発性メモリ素子が接続されたコントロールゲートラ インに、ゼロよりも大きく、設定最大ドレイン電流に対 応する電圧よりも小さい基準電圧を印加し、他のコント ロールゲートラインはフローティング状態とし、対象と なっていない不揮発性メモリ素子が接続されたメモリゲ ートラインに、基準電圧を印加するとともに、対象とな る不揮発性メモリ素子が接続されたメモリゲートライン に、前記基準電圧よりも大きいHレベルの電圧を印加し て、対象となる不揮発性メモリ素子の強誘電体層を第1 の状態に分極させるか、または前記基準電圧よりも小さ いしレベルの電圧を印加して前記強誘電体層を第2の状 態に分極させることにより、情報の書き込みを行うこと を特徴としている。

【0020】請求項12の読み出し方法は、前記不揮発 性メモリ素子の強誘電体層が第1の状態に分極している 場合に第1のドレイン電流を生じ、第2の状態に分極し ている場合に第2のドレイン電流を生じ、分極していな い場合に第1のドレイン電流と第2のドレイン電流との 間であって設定最大ドレイン電流より十分小さい値の基 準電流を生じるような基準電圧を、対象となる不揮発性 メモリ素子が接続されたコントロールゲートラインに印 加し、他のコントロールゲートラインはフローティング 状態とし、対象となる不揮発性メモリ素子が接続された メモリゲートラインはフローティング状態とし、他のメ モリゲートラインに基準電圧を印加し、ドレインライン に流し得る電流が、前記基準電流よりも小さいか大きい 【0016】請求項8の不揮発性メモリは、請求項7の 50 かを判定して、書き込まれた情報を非破壊的に読み出す

ことを特徴としている。

【0021】請求項13のスタンバイ方法は、コントロ ールゲートラインの全ておよびメモリゲートラインの全 てに基準電圧を印加することを特徴としている。

【0022】請求項14の動作方法は、書き込み時には 請求項11の書き込み方法を用い、読み出し時には請求 項12の読み出し方法を用い、スタンバイ時には請求項 13のスタンバイ方法を用いることを特徴としている。 [0023]

【作用および発明の効果】請求項1の不揮発性メモリ は、強誘電体層の両側にコントロールゲートおよびメモ リゲートを設けている。さらに、同一列の素子のコント ロールゲートをコントロールゲートラインによって接続 し、同一行の素子のメモリゲートをメモリゲートライン によって接続している。したがって、各列のコントロー ルゲートラインおよび各行のメモリゲートラインに印加 する電圧を選択して、所望の素子に対する書き込み、読 み出しを行うことができる。

【0024】請求項2の不揮発性メモリは、同一行の素 子のドレインを接続するドレインラインを、ドレインス 20 イッチング手段を介して、ドレイン電流検出手段に接続 された統合ドレインラインに接続している。したがっ て、読み出し動作の際に、対象となるドレインライン以 外のドレインラインの電流による影響を排除することが でき、正確な読み出しを行うことができる。

【0025】請求項3、4の不揮発性メモリは、各ドレ インラインごとにドレインスイッチング手段と、各メモ リゲートラインごとにメモリゲートスイッチング手段 と、各ソースラインごとにソーススイッチング手段と、 各コントロールゲートラインごとにコントロールゲート スイッチング手段とを備えている。したがって、これら のスイッチング素子を制御して、対象とする素子を選択 して、書き込み、読み出しを行うことができる。

【0026】請求項5の不揮発性メモリは、各行ごとに 第1の選択手段を備えており、各列ごとに第2の選択手 段を備えている。したがって、対象とする素子の属す る、行および列に対応する選択手段に選択入力を与える ことにより、対象とする素子を選択して、書き込み、読 み出しを行うことができる。

【0027】請求項6の不揮発性メモリは、何れの行に 40 対しても選択入力が与えられていない場合には、全ての コントロールゲートスイッチング手段をオンにして、基 準電圧を与えるようにしたことを特徴としている。した がって、書き込み、読み出しが行われていない際に、強 誘電体層の両端に不測の電圧が印加されることがなく、 記録内容が変化してしまうおそれがない。

【0028】請求項7、請求項8の不揮発性メモリは、 各行の同一列の不揮発性メモリ素子のコントロールゲー トは、コントロールゲート保護スイッチング手段を介し

特徴としている。したがって、対象となる素子の属する 列以外の列のコントロールゲート保護スイッチング手段 をオフにして、対象となる素子以外の素子に対する。電 圧のまわりこみを防止することができる。すなわち、対 象となる素子以外の素子に対する、誤書き込み、誤消去 を防止することができる。

【0029】請求項9、請求項10の不揮発性メモリ は、各列の同一行の不揮発性メモリ素子のメモリゲート は、メモリゲート保護スイッチング手段を介して、メモ 10 リゲートラインに接続されていることを特徴としてい る。したがって、対象となる素子の属する列以外の列の メモリゲート保護スイッチング手段をオフにして、対象 となる素子以外の素子に対する、電圧のまわりこみを防 止することができる。すなわち、対象となる素子以外の 素子に対する、誤書き込み、誤消去を防止することがで きる。また、対象となっていない素子の強誘電体層の一 方側に対しても、書き込み電圧の印加がなく、誤書き込 み、誤消去等を防止することができる。

【0030】請求項11の書き込み方法および請求項1 4の動作方法は、対象となる素子のみに対し、メモリゲ ートにHまたはLの電圧を印加し、かつコントロールゲ ートに基準電圧を印加するようにしている。したがっ て、対象となっていない素子に対して影響を与えず、対 象となる素子に対してのみ書き込みを行うことができ る。

【0031】請求項12の読み出し方法および請求項1 4の動作方法は、対象となる素子のみに対し、コントロ ールゲートに基準電圧を印加し、かつメモリゲートをフ ローティング状態としている。したがって、対象となっ ていない素子に対して影響を与えず、対象となる素子か らの読み出しを行うことができる。

【0032】請求項13のスタンバイ方法および請求項 14の動作方法は、コントロールゲートラインの全てお よびメモリゲートラインの全てに基準電圧を印加するこ とを特徴としている。したがって、スタンバイ状態にお いて、各素子の書き込み内容が変化するおそれがない。 [0033]

【実施例】図2に、この発明の一実施例による不揮発性 メモリ素子Mの構造を示す。P型シリコン基板20に、 N型ソース領域22とN型ドレイン領域24が形成され ている。P型チャネル領域26の上には、酸化シリコン (SiO2)や窒化シリコン(SiN)等による絶縁層28が設け られている。絶縁層28の上には白金等による下部導電 体層30が設けられている。その上にはPZT等の強誘 電体層32が設けられ、さらにその上には白金等による 上部導電体層34が設けられている。なお、下部導電体 層30、上部導電体層34としては上記白金の他に、Ru Ox, IrOx, ITO等の酸化物導電体や、Pb, Au, Ag, Al, Ni 等の 金属を用いることができる。また、シリコン基板20を て、コントロールゲートラインに接続されていることを 50 N型、ソース領域、ドレイン領域をP型としてもよい。

【0034】図2の不揮発性メモリ素子Mを記号で表す と、図3のようになる。上部導電体層34にはコントロ ールゲート電極CGが接続され、下部導電体層30には メモリゲート電極MGが接続され、ソース領域22には ソース電極Sが接続され、ドレイン領域24にはドレイ ン電極Dが接続されている。

【0035】この不揮発性メモリ素子Mに情報を記録す る場合には、コントロールゲート電極CGとメモリゲー ト電極MGとの間に、電圧を印加する。これにより、強 誘電体32が分極し、電圧を取り去った後も分極状態を 維持する。印加する電圧の極性を変えることにより、極 性の異なる2つの分極状態を得ることができる。たとえ ば、コントロールゲート電極CG側に対してメモリゲー ト電極MGに低い電圧を与えると、強誘電体32はコン トロールゲート電極CG側を負極性として分極する(第 1の状態に分極)。反対に、メモリゲート電極MG側に 高い電圧を与えると、強誘電体32はコントロールゲー ト電極CG側を正極性として分極する(第2の状態に分 極)。このようにして、2つの状態を不揮発的に記録す ることができる。

【0036】コントロールゲート電極CG側を正極とし て分極している場合(第2の状態に分極している場合) には、チャネルを形成するために必要なコントロールゲ ート電極CGの電圧は小さくなる。また、コントロール ゲート電極 C G 側を負極として分極している場合 (第1 の状態に分極している場合)には、チャネルを形成する ために必要なコントロールゲート電極CGの電圧は大き くなる。したがって、両電圧の間にある電圧をコントロ ールゲート電極CGに与え、チャネルが形成されるか否 かによって、記録した情報の読み出しを行うことができ 30 る。

【0037】上記の関係を、図4Bの回路によって測定 した、図4Aの特性曲線によって説明する。図4Aにお いて、曲線βは、コントロールゲート電極CGとメモリ ゲート電極MGを短絡した場合の、コントロールゲート 電圧Vcgとドレイン電流 Lgの特性を示すものである。 コントロールゲート電圧Vcgを上昇させていくと、ドレ イン電流Ioは増加する。さらにコントロールゲート電 圧Vcgを上昇させると、抵抗Rによって決定される設定 最大ドレイン電流 Iomaxにて、ドレイン電流の増加が止 40

【0038】曲線αは、コントロールゲート電極CG側 を正極として、強誘電体32が分極している場合(第2 の状態に分極している場合)の、特性を示すものであ る。曲線8の場合と同じような傾向を示すが、強誘電体 32の分極の影響により、小さなコントロールゲート電 圧Vcgにてドレイン電流が流れている。また、小さなコ ントロール電圧Vcgにてドレイン電流が設定最大ドレイ ン電流Iomaxに達している。

【0039】曲線ァは、コントロールゲート電極CG側 50 【0045】読出時には、コントロールゲートラインC

10

を負極として、強誘電体32が分極している場合(第1 の状態に分極している場合)の、特性を示すものであ る。曲線βの場合と同じような傾向を示すが、強誘電体 32の分極の影響により、大きなコントロールゲート電 圧Vcgにてドレイン電流が流れ始めている。また、大き なコントロール電圧Vcgにてドレイン電流が設定最大ド レイン電流Iomaxに達し、増加が止っている。

【0040】読み出しの際には、設定最大ドレイン電流 Ionaxの半分のドレイン電流値Isに対応するコントロ 10 ールゲート電圧を、基準電圧Vrefとしてコントロール ゲート電極CGに与える。この時のドレイン電流 I Dが、基準電流 Isよりも大きいか(点X)、小さいか (点Y)により、記憶されている情報を知ることができ る。

【0041】次に、図3の不揮発性メモリ素子Mをマト リクス状に接続して構成した不揮発性メモリを、図1に 示す。各列の同一行にあるメモリ素子(たとえば、 M11、M12、M13···) のドレイン電極Dは、ドレイ ンラインDL1、DL2、DL3・・・に接続されてい る。各ドレインラインDL1、DL2、DL3···は、 統合ドレインラインDLにまとめられ、抵抗Rを介して 電源電圧Vロロに接続されている。

【0042】各行の同一列にあるメモリ素子(たとえ ば、M<sub>11</sub>、M<sub>21</sub>、M<sub>31</sub>・・・)の、コントロールゲート 電極CGは、コントロールゲートラインCGLi、CG L2、CGL3・・・に接続されている。また、各行の同 一列にあるメモリ素子(たとえば、M12、M22、M32・ ··)の、ソース電極Sは、ソースラインSLI、S L2、SL3・・・に接続されている。さらに、各列の同 一行にあるメモリ素子(たとえば、M<sub>11</sub>、M<sub>12</sub>、M<sub>13</sub>・ · · )の、メモリゲート電極MGは、メモリゲートライ ンMGL1、MGL2、MGL3・・・に接続されてい る。

【0043】図5に、メモリ素子M22を対象とした場合 の、書込時、読出時、スタンバイ時に、各ラインに与え る電圧を表にして示す。

【0044】書込時には、コントロールゲートラインC GL2だけを基準電圧Vrefとし、他のコントロールゲー トラインCGLはフローティング状態としている。ま た、ソースラインSL2だけを接地電圧とし、他のソー スラインSLはフローティング状態としている。さら に、メモリゲートラインMGL2だけに、記録する情報 の電圧(5 V ( VDD ) または接地電圧)を与え、他のメ モリゲートラインMG Lには基準電圧Vrefを与えてい る。これにより、メモリ素子M22の強誘電体膜32のみ に、記録する情報の電圧が印加されて分極が行われる。 つまり、記録する情報に応じて、メモリ素子M22の強誘 電体層32が、第1の状態または第2の状態に分極す

GL2だけを基準電圧Vrefとし、他のコントロールゲー トラインCGLはフローティング状態としている。ま た、ソースラインSL2だけを接地電圧とし、他のソー スラインSLはフローティング状態としている。さら に、メモリゲートラインMGL2だけをフローティング 状態とし、他のメモリゲートラインMGLには基準電圧 Vrefを与えている。

【0046】基準電圧Vrefが与えられたコントロール ゲートラインは、CGL2だけである。したがって、他 のコントロールゲートラインCGL1、CGL2に接続さ れているメモリ素子M11、M21、M31、M13、M23、M 33のドレインには電流は流れない。メモリ素子M22のコ ントロールゲート電極には基準電圧Vrefが与えられて おり、メモリゲート電極はフローティング状態とされて いる。したがって、この実施例では、メモリ素子M22の 記憶情報に応じて(強誘電体層の分極方向に応じて)、 設定最大ドレイン電流 Ionaxか (図4の点X)、Oか (図4の点Y)のドレイン電流 Toが流れる。この2つ の状態を、基準電流 Isによって判断し(つまり、基準 電流Isよりも大きいか小さいかによって判断し)、情 報を読み出すことができる。つまり、非破壊的に記憶情 報を読み出すことができる。

【0047】なお、メモリ素子M12、M32のコントロー ルゲート電極には基準電圧Vrefが与えられているが、 メモリゲート電極にも基準電圧Vrefが与えられている ので、短絡したと同じ状態になる。したがって、図4A の特性曲線 $\beta$ の、基準電圧 $V_{re}$ fにおけるドレイン電流 が流れてしまう。このドレイン電流が大きいと、誤った 読み出しを行うこととなる。たとえば、図4Aのような 特性曲線βの場合には、メモリ素子M12、M32のそれぞ れに I omax / 2のドレイン電流が流れてしまい、誤動作

【0048】したがって、この実施例では、各メモリ素 子の動作特性を図6に示すように設定している。つま り、基準電流 Isよりもきわめて小さい抑制された基準 電流 Ioに対応する抑制された基準電圧Vref2を用いて いる。これによれば、メモリ素子M12、M32に流れるド レイン電流は、極めて小さくなり(Ⅰ0となる)、誤読 み出しがない。なお、この場合においても、ドレイン電 流 Ioが、図4Aの基準電流 Is (= Ionax/2)よりも 大きいか(電流loxx)、否か(電流loyy)によって、 メモリ素子M22の記録情報を読み出す。なお、抑制され た基準電流 Ioの値は、一列に接続されたメモリ素子の 数をKとするとき、Iomax/2Kよりも十分に小さいこ とが好ましい。

【0049】このように、抑制された基準電圧Vref2を 読み出しに用いることにより、誤動作を防止することが できる。ただし、書き込み時にも同じ基準電圧Vref2を 用いるのであれば、この基準電圧Vref2は、強誘電体層 ことが好ましい。なお、この実施例では、Vrefzを1V 程度としている(Vpp=5V)。

【0050】以上のようにして、所望のメモリ素子に対 して、記録、読み出しを行うことができる。

【0051】上記の実施例では、書き込みのためにメモ リゲートMGに印加する電圧を、読み出しのためにメモ リゲートMGに印加する電圧と、等しい電圧 (基準電 圧)としている。したがって、周辺回路が簡素化でき る。なお、書き込みのためにメモリゲートMGに印加す る電圧は、設定最大ドレイン電流とゼロとの間の電流に 対応する電圧(中間電圧)であれば、読み出しのために メモリゲートMGに印加する電圧と異なっていてもよ

【0052】ところで、図1の回路を動作させるには、 基準電圧Vrefl、Vref2を発生する回路が必要である。 図4、図6からも明らかなように、メモリを構成するメ モリ素子に合致した、正確な基準電圧Vrefl、Vref2が 得られなければ、誤動作を生じるおそれがある。この実 施例では、図7に示すような基準電圧発生回路40を用 20 いることによって、適正な基準電圧Vref2を得るように

【0053】図において、基準電圧発生用素子42は、 基準電圧Vref2を必要としているメモリ素子Mと同じ構 造のものを用いる。つまり、集積回路において、同じプ ロセスでメモリ素子Mと同時に形成する。コントロール ゲート電極CG、メモリゲート電極MG、ドレイン電極 Dを短絡するとともに、ドレイン電極Dに抑制された基 準電流 Io (図6参照)の定電流源44を接続する。こ の素子42は、コントロールゲート電極CGとメモリゲ 30 ート電極MGが短絡されているので、図6のβで示す特 性を有する。また、ドレインには Ioの電流が与えられ ているので、コントロールゲート電極CGの電圧は、基 準電圧Vref2となる。素子42は、メモリ素子Mと同じ 構造、同じプロセスで作られる。したがって、製造時や 動作時にメモリ素子Mの特性が変動しても、素子42の 特性も同じように変動するので、この基準電圧V ref2は、当該メモリ素子Mとの相対的な関係において適 切な値を維持できる。

【0054】また、基準電圧Vreftが必要な場合には、 電流源44をIsの値を有するものとすればよい。同様 に、中間電圧が必要な場合には、電流源44に代えて、 その中間電圧に対応した電流源を設ければよい。

【0055】また、図1の回路を動作させるには、ドレ イン電流を判定する回路が必要である。上記図1の説明 においては、統合ドレインラインDLに流れるドレイン 電流が基準電流Isよりも大きいか小さいかによって、 注目するメモリ素子M22の記録情報を判定する方法を説 明した。つまり、注目するメモリ素子M22が第1の状態 に分極している場合には、基準電流 Isよりも小さいド 32が誘電分極を生じるのに十分な最小の電圧値とする 50 レイン電流 Ioしか流れず、第2の状態に分極している

場合には、基準電流 Isよりも大きいドレイン電流 Ioが 流れるように、ドレインラインD Lに抵抗Rを介して電 源電圧 Voo を与えている。このドレインラインD Lを流 れる電流を、電流計測回路で計測すれば、判定を行うこ とができるが、回路構成が複雑となる。

【0056】そこで、図8のような、ドレイン電流判定回路50を用いることもできる。この場合、図1の抵抗Rは不要である。第1の電流判定用素子52、第2の電流判定用素子54は、メモリ素子Mと同じ構造、同じプロセスで作られたものである。素子52のドレイン電極Dには、設定最大ドレイン電流Iomaxの約1/2の電流Isの定電流源56が接続されている。また、素子54のドレイン電極Dには、Is/2の定電流源58が接続されている。この回路の端子60に、統合ドレインラインDL(図1)を接続する。

【0057】注目するメモリ素子M22が、第2の状態に 分極しており、Ioを越えるドレイン電流を流す能力を 有している場合には、定電流源56の電流Isが、当該 メモリ素子M22に流れ込み、素子52には流れ込まな い。このため素子52がoffとなり、素子54もof fとなる。また、注目するメモリ素子M22が、第1の状 態に分極しており、Ioを越えるドレイン電流を流す能 力を有していない場合には、定電流源56の電流 I sが、当該メモリ素子M22に流れ込まないため、素子5 2には流れ込む。このため素子52がonとなり、素子 546onとなる。したがって、読み出し出力端子63 から、注目するメモリ素子M22に書き込まれた情報に対 応した読み出し出力を得ることができる。この判定回路 50においても、図7と同様、素子56、58が、メモ リ素子Mと同じ構造、同じプロセスで作られているの で、特性変動による誤動作がない。

【0058】なお、動作入力端子61が「L」である場合には、トランジスタ53がoffであるので、上記のように動作する。しかし、動作入力端子61が「H」である場合には、トランジスタ53がonとなり、定電流源56の電流がトランジスタ53を介して流れるので、読み出し出力端子63は「L」に固定される。

【0059】なお、図7、図8の定電流源は、図9のような回路によって実現できる。メモリ素子Mと同じ構成の電流発生用素子62の、メモリゲート電極MGとコントロールゲート電極CGとを短絡し、これに電源電圧VDを与えている。また、ドレイン電極Dには、カレントミラー回路55の入力側が接続されている。したがって、素子62のドレインには、素子62のVG・VDDに応じた設定最大ドレイン電流Iomaxが流れる。カレントミラー回路55の出力側55aには、抵抗Raが接続されている。この抵抗Raの抵抗値を選択することにより、出力側55aから、基準電流 Is (Iomax/2)を得ることができる。

【0060】同様に、出力側55bには、Is/2(I

14

omax/4)の電流が得られるような抵抗Rbが接続されている。さらに、出力側55cには、抑制された基準電流I。(図6参照)が得られるような抵抗Rcが接続されている。

【0061】なお、上記実施例では、抵抗値を変えることによって所望の出力電流を得ているが、出力側のトランジスタの幅(トランジスタワイド)を変えてトランジスタの特性を変化させ、所望の出力電流を得るようにしてもよい。また、双方を変化させて所望の出力電流を得てもよい。

【0062】この回路においても、メモリ素子Mと同じ構造、同じプロセスで作った素子62によって基本となる設定最大ドレイン電流Ionaxを得ているので、変動誤差をキャンセルすることができる。

【0063】図10に、図7の基準電圧発生回路40、図8のドレイン電流判定回路50を用いて不揮発性メモリを構成した場合の回路図を示す。図面では、簡単のため、2×2のマトリクス部分のみを表しているが、n×n個のメモリ素子Mを配置している。

20 【0064】記録時における各端子への印加電圧の状況を図13に示す。なお、ここでは、メモリ素子M22を対象として書き込みを行うものとする。図13にあるように、端子R/Wを「L」、端子INに記録したい電圧「H」または「L」、端子C1に「L」、端子C2に「H」、端子L1に「L」、端子L2に「H」を印加する。

【0065】端子R/Wは、書き込みの際には「L」と する。これにより、ドレイン電流判定回路50の動作入 力端子61が「H」となって、ドレイン電流判定回路5 0は読み出し動作を行わない(読み出し出力端子63を 「L」に固定する)。なお、この実施例では、「H」を 5 V、「L」を 0 Vとした。また、この実施例では、ト ランジスタQI1、QR1、QH1(QI2、QR2、QH2)によ ってメモリゲートスイッチング手段が構成されている。 【0066】書き込みの対象となるメモリ素子M22が属 する行の端子C2のみを「H」とし、他の行の端子C1・ ・・を「L」にする。これを受けて、第1の選択手段C S1、CS2・・・のうち、対象となるメモリ素子M22が 属する行の選択手段CS2は、トランジスタQI2をオフ にする。また、対象となるメモリ素子M22が属さない行 の選択手段CS1・・・は、トランジスタQI1・・・を オンにする。したがって、対象となるメモリ素子M22が 属する行のメモリゲートラインMGL2がフローティン グ状態となり、他の行のメモリゲートラインMGLi・ ・・には、基準電圧発生回路40から基準電圧Vref2が 印加される。

【0067】また、書き込みの対象となるメモリ素子M22が属する列の端子L2のみを「H」とし、他の列の端子L1・・・を「L」にする。これにより、対象となる50メモリ素子M22の属する列のソーススイッチング手段Q

 $s_2$ 、コントロールゲートスイッチング手段 $Q_{12}$ がオンとなり、その他の列のソーススイッチング手段 $Q_{S1}$ ・・・、コントロールゲートスイッチング手段 $Q_{S1}$ ・・・がオフとなる。したがって、対象となるメモリ素子 $M_{22}$ が属する列のソースライン $SL_2$ が接地され、他の列のソースライン $MGL_1$ ・・・がフローティング状態となる。また、対象となるメモリ素子 $M_{22}$ が属する列のコントロールゲートライン $CGL_2$ に基準電圧 $V_{ref2}$ が印加接地され、他の列のコントロールゲートライン $CGL_1$ ・・・がフローティング状態となる。

【0068】この状態で、記録したい電圧(情報)を、端子INから「H」または「L」で与える。この電圧は、トラインジスタQR2(端子R/WがLの時にオン)、トランジスタQR2(端子C2がHの時にオン)を介して、対象となるメモリ素子M22が属する行のメモリゲートラインMGL2に印加される。なお、他の行のメモリゲートラインMGL1・・・には、端子C1・・・が「L」であるため、トランジスタQR1・・・がオフとなって、記録したい電圧が印加されない。

【0069】メモリ素子M22のコントロールゲートには 20 基準電圧Vref2が印加され、メモリゲートには記録したい電圧が印加される。したがって、メモリ素子M22の強誘電体層は、記録したい電圧に応じて分極する。なお、記録したい電圧は、メモリ素子M22と同じ行のメモリ素子M21・・・のメモリゲートにも印加される。しかし、メモリ素子M21・・・のコントロールゲートは、フローティング状態とされているので、これらの強誘電体層は書き込み電圧の影響を受けない。また、メモリ素子M22と同じ列のメモリ素子M21・・・のコントロールゲートにも、基準電圧Vref2が印加される。しかし、メモリ素 30子M12・・・のメモリゲートには基準電圧Vref2が印加され、記録したい電圧が印加されていないので、これらの強誘電体層は書き込み電圧の影響を受けない。

【0070】なお、対象となるメモリ素子M22と行、列の双方が異なるメモリ素子M11・・・においては、コントロールゲートがフローティング状態とされ、メモリゲートに基準電圧Vref2が印加されているので、これらの強誘電体層は書き込み電圧の影響を受けない。

【0071】以上のように、対象となるメモリ素子 $M_{22}$ のみに対し、選択的に書き込みを行うことができる。 【0072】図11に、読み出しの際の動作状況を示す。なお、ここでは、メモリ素子 $M_{22}$ を対象として読み出しを行うものとする。図13にあるように、端子R/Wを「H」、端子 $C_1$ に「L」、端子 $C_2$ に「H」、端子 $L_1$ に「L」、端子 $L_2$ に「H」を印加する。読み出し出力は、端子OUTに得られる。

【0073】端子R/Wは、読み出しの際には「H」とする。これにより、ドレイン電流判定回路50の動作入力端子61が「L」となって、ドレイン電流判定回路50は読み出し動作を行なう。つまり、ドレイン電流に基

づいて記録された情報を判定し、端子OUTから出力する。また、端子R/Wを「H」とすることにより、トランジスタQRI、QR2・・・がオフとなって、端子INの電圧が、メモリゲートラインに影響を与えることがないようにしている。

【0074】読み出しの対象となるメモリ素子M22が属する行の端子C2、列の端子L2のみを「H」とする点は、書き込みの場合と同様である。したがって、対象となるメモリ素子M22が属する行のメモリゲートラインM GL2がフローティング状態となり、他の行のメモリゲートラインMGL1・・・には、基準電圧発生回路40から基準電圧Vref2が印加される。また、対象となるメモリ素子M22が属する列のソースラインSL2が接地され、他の列のソースラインMGL1・・・がフローティング状態となる。さらに、対象となるメモリ素子M22が属する列のコントロールゲートラインCGL2に基準電圧Vref2が印加接地され、他の列のコントロールゲートラインCGL1・・・がフローティング状態となる。

【0075】メモリ素子M22のメモリゲートはフローティング状態とされ、コントロールゲートには基準電圧Vref2が印加される。したがって、メモリ素子M22の強誘電体が第2の状態に分極していれば図6の点XXの電流に対応するチャネルが形成され、第1の状態に分極していればチャネルが形成されない(点YY)。さらに、メモリ素子M22のソースは接地されているので、メモリ素子M22は、形成されたチャネルに応じた電流を流す能力を有する状態となる。

【0076】なお、メモリ素子M22と同じ行のメモリ素子M21・・・においては、コントロールゲートおよびソースがフローティング状態とされるので、電流を流す能力を有する状態とはならない。また、メモリ素子M22と行、列の双方が異なるメモリ素子M11・・・においても、コントロールゲートおよびソースがフローティング状態とされるので、電流を流す能力を有する状態とはならない。

【0077】なお、メモリ素子 $M_{22}$ と同じ列のメモリ素子 $M_{12}$ ・・・のコントロールゲートにも基準電圧 $V_{ref2}$ が印加される。しかし、メモリ素子 $M_{12}$ ・・・においては、メモリゲートにも基準電圧 $V_{ref2}$ が印加されるので、図6の電流 $I_0$ に対応するチャネルしか形成されない。また、メモリ素子 $M_{12}$ ・・・のソースは接地されるので、電流 $I_0$ を流し得る能力を有する状態となる。

【0078】したがって、メモリ素子M22の属する行のドレインラインDL2は、記録内容に応じた電流能力を有し、メモリ素子M22の属さない行のドレインラインDL1・・は、それぞれ、電流I0を流す能力を有する状態となる。このため、統合ドレインラインDLは、メモリ素子M22の記録内容に応じた電流能力に、電流I0×(行数-1)の電流能力を加えた電流能力を有する状態となる。しかし、前述のように、電流I0×下さる。

○は読み出し動作を行なう。つまり、ドレイン電流に基 50 となる。しかし、前述のように、電流 1 o が下式を満た

すように基準電圧基準電圧Vref2を設定しておけば、読 み出しにおいて誤動作を生じない。

 $[0079]I_0 = I_s \cdot (K-1)$ 

ここで、Isは判定のための電流、Kは全行数である。

【0080】統合ドレインラインDLは、ドレイン電流 判定回路50の判定入力端子60に接続されている。し たがって、メモリ素子M22の記録内容に応じて、出力端 子OUTから読み出し出力が得られる。

【0081】図12に、スタンバイ時の動作状況を示 す。この実施例では、対象となる素子を選択するための 10 端子C1、C2・・・、L1、L2・・・を全て「L」にす れば(アドレス選択を行わなければ)、自動的にスタン バイ状態となるようにしている。全てのメモリ素子  $M_{11}$ ,  $M_{12}$ ,  $\cdots$ ,  $M_{21}$ ,  $M_{22}$ ,  $\cdots$  ctshot,  $true M_{11}$ ゲートに基準電圧が印加され、コントロールゲートがフ ローティング状態とされて、書き込み内容の変動が防止 される。

【0082】図14~図16に、他の実施例による不揮 発性メモリを示す。図14が書き込み時、図15が読み 出し時、図16がズタンバイ時の動作状況である。

【0083】この実施例においては、各ドレインライン DL1、DL2・・・に、ドレインスイッチング手段 Qo1、Qo2・・・を設けている。第1の選択手段C S1、CS2・・・の制御によって、選択された行のドレ インスイッチング手段Qo2のみが、オンとなるように構 成されている。したがって、図15の読み出し時におい て、統合ドレインラインDLには、選択された行(対象 となるメモリ素子M22の属する行)のドレインラインD し2のみが接続される。これにより、基準電圧を図4に 示すVrefとしても、読み出し時に誤動作を生じること がない。つまり、余裕をもって動作点を設定することが できる。

【0084】また、この実施例においては、各列ごとに 第2の選択手段LS1、LS2・・・を設け、これらの出 力によりソーススイッチング手段Qs1、Qs2···を制 御している。また、コントロールゲートスイッチング手 段を、トランジスタQti、QT2・・・とトランジスタQ P1、QP2・・・の並列接続体、およびNORゲート90 によって構成している。図16のスタンバイ時におい て、全ての端子L1、L2・・・が「L」である場合に は、NORゲート90の出力が「H」となり、トランジ スタQP1、QP2・・・が全てオンとなる。したがって、 全てのコントロールゲートラインCGL1、CGL2・・ ・に基準電圧Vrefが印加される。全てのメモリゲート ラインMGL1、MGL2・・・にも基準電圧Vrefが印 加されているので、各メモリ素子M11、M12・・・、M 21、M22・・・の強誘電体層の両端には、電圧が印加さ れない。したがって、スタンバイ時に書き込み内容が変 化するおそれがない。

18

14~図16に示す回路においては、強誘電体の特性や バイアスの選択によっては、次のような誤動作を生じる 場合もある。図17に、図14~図16の回路におい て、メモリ素子M22の読み出しを行う場合の状態を示 す。ここでは、読み出し対象となるメモリ素子M22を、 注目メモリ素子と呼ぶ。注目メモリ素子M22の内容を読 み出す場合には、前述のように、コントロールゲートラ インCGL2を基準電圧Vrefとし、他のコントロールゲ ートラインCGLi、CGLs・・・はフローティング状 態とする。また、ソースラインSL2を接地し、他のソ ースラインSL1、SL3···はフローティング状態と する。また、メモリゲートラインMGL2をフローティ ング状態とし、他のメモリゲートラインMGLi、MG L3··・は基準電圧Vrefとする。

【0086】したがって、この時、注目メモリ素子M22 のチャネルが形成されるような方向に分極していれば、 ドレインラインDL2は接地状態となる。このため、隣 のメモリ素子M23のドレインも接地状態となる。一方、 斜となりのメモリ素子M33のメモリゲートは、基準電圧 20 Vrefとなっている。さらに、メモリ素子M23とM33の コントロールゲートラインCGL3は、フローティング 状態である。このため、図中に太線で示すように、メモ リ素子M23のドレインとメモリ素子M33のメモリゲート との間に、基準電圧Vrefと接地電圧が印加される。こ れにより、メモリ素子M23の強誘電体層とメモリ素子M 33の強誘電体層に、分極を誘起するような電圧が印加さ れるおそれがある。したがって、強誘電休の特性によっ ては、メモリ素子M23とメモリ素子M33の書き込み内容 が変化してしまうおそれがある。

【0087】また、上記の読み出し時において、図18 30 に示すような問題を生じるおそれもある。注目メモリ素 子M22のコントロールゲートには、基準電圧Vrefが印 加されている。注目メモリ素子M22の記録内容によって は、そのメモリゲートに基準電圧Vrefよりも高い電圧 Vref'を生じることがある。この電圧Vref'は、となり のメモリ素子M23のメモリゲートに印加される。これに より、メモリ素子M23の記録内容によっては、そのメモ リゲートに電圧Vref'よりもさらに高い電圧Vref''を 生じることがある。この電圧Vref''は、メモリ素子M 33のメモリゲートに印加される。また、メモリ素子M33 のメモリゲートには、基準電圧Vrefが与えられてい る。したがって、メモリ素子Maaの強誘電体層には、電 圧Vref''と基準電圧Vrefとの差電圧が印加され、強誘 電体の特性によっては、書き込み内容が変化してしまう おそれがある。

【0088】また、書き込みの際にも上記と同様の問題 を生じるおそれがある。

【0089】上記のような問題点を解決したのが、図1 9~図24に示す回路である。この実施例では、各メモ 【0085】ところで、図10~図12に示す回路や図 50 リ素子のコントロールゲートにコントロールゲート保護

スイッチング手段である保護トランジスタ H11、H12・ ・・、H21、H22・・・を設けている。同一列のメモリ 素子は、保護トランジスタを介して、同一のコントロー ルゲートラインに接続されている。また、この保護トラ ンジスタH11、H21・・・は、選択端子L1に「H」が 与えられているとオンとなり、保護トランジスタH12、 H22・・・は、選択端子L2に「H」が与えられている とオンとなる。つまり、注目メモリ素子の属する列以外 の列の保護トランジスタは、オフとなるように構成され

【0090】図19、図20は、書き込み時の動作状態 を示すものである。ここでは、メモリ素子M11を注目メ モリ素子として説明する。この場合には、端子C1を 「H」、端子C2・・・を「L」、端子L1を「H」、端 子し2・・・を「し」とする。これにより、保護トラン ジスタ $H_{11}$ 、 $H_{21}$ ・・・がオンとなり、注目メモリ素子 M11に書き込みに必要な電圧が印加される。一方、保護 トランジスタH12、H22・・・は、オフであるから、メ モリ素子M12、M22・・・のコントロールゲートは、コ ントロールゲートラインCGL2・・・から切り離され る。したがって、図17、図18の太線で示すような経 路が形成されず、誤書き込みや誤消去のおそれがない。 【0091】図21、図22は、注目メモリ素子M11か ら読み出す場合の動作状態を示すものである。読み出し の際においても、注目メモリ素子M11の属する列以外の 列の保護トランジスタH12、H22・・・はオフとなる。 したがって、図17、図18の太線で示すような経路が 形成されず、誤書き込みや誤消去のおそれがない。

【0092】図23、図24は、スタンバイ時の動作状 態を示すものである。スタンバイ時には、端子C1、C2 30 ···、L1、L2···をすべて「L」とする。端子L 1、L2・・・の反転出力Riは、スタンバイ判定回路で あるアンド回路91に与えられる。したがって、スタン バイ判定回路91からは、「H」の判定出力ROが得ら れる。これにより、トランジスタQz1、Qz2・・・がオ ンとなって、全ての保護トランジスタH<sub>11</sub>、H<sub>12</sub>・・  $\cdot$ 、 $H_{21}$ 、 $H_{22}$ ・・・がオンとなる。したがって、各メ モリ素子の強誘電体層の両端のいずれにも基準電圧が印 加され、強誘電体層の両端に電位差が生じない。したが って、スタンバイ時において、全てのメモリ素子の書き 40 込み内容の変化を防ぐことができる。

【0093】図17、図18に示した問題点を解決した 他の実施例を、図25~図30に示す。この実施例で は、各メモリ素子のメモリゲートにメモリゲート保護ス イッチング手段である保護トランジスタH11、H12・・ ・、H21、H22・・・を設けている。同一行のメモリ素 子は、保護トランジスタを介して、同一のメモリゲート ラインに接続されている。また、この実施例では、トラ ンジスタQRi、QM1 (QR2、QM2)によって、メモリゲ

【0094】図25、図26は、書き込み時の動作状態 を示すものである。ここでは、メモリ素子M11を注目メ モリ素子として説明する。この場合には、端子Ciを 「H」、端子C2・・・を「L」、端子L1を「H」、端 子L2・・・を「L」とする。なお、書き込み時には 「H」となる電圧(図中®参照、図19の参照®参照) がトランジスタQA1、QA2・・・に与えられ、トランジ スタQA1、QA2・・・をオンにしている。また、書き込 み時には「L」となる電圧 (図中の参照、図19の参照 ②参照)がトランジスタQx1、Qx2···に与えられ、 トランジスタQx1、QX2・・・をオフにしている。した がって、書き込み時には、トランジスタQB1、QB2・・ ・がオンであるかオフであるかによって、その列の保護 トランジスタがオンとなるかオフとなるかが決定され

【0095】ここでは、トランジスタQBIがオンであ る。したがって、注目メモリ素子Miiの属する列の保護 トランジスタH11、H21・・・がオンとなる。これによ り、注目メモリ素子Milに書き込みに必要な電圧が印加 20 される。

【0096】一方、トランジスタQB2はオフであるか ら、保護トランジスタH<sub>12</sub>、H<sub>22</sub>・・・は、オフとな る。したがって、メモリ素子M12、M22・・・のメモリ ゲートは、メモリゲートラインMGL1、MGL2・・・・ から切り離される。このため、図17、図18の太線で 示すような経路が形成されず、誤書き込みや誤消去のお それを防止することができる。

【0097】図27、図28は、注目メモリ素子M11か ら読み出す場合の動作状態を示すものである。この場合 にも、端子C1を「H」、端子C2・・・を「L」、端子 Liを「H」、端子L2・・・を「L」とする。なお、読 み出し時には「し」となる電圧(図中80参照、図19の 参照®参照)がトランジスタQA1、QA2・・・に与えら れ、トランジスタQa1、Qa2・・・をオフにしている。 また、読み出し時には「H」となる電圧(図中の参照、 図19の参照**②**参照)がトランジスタQx1、Qx2・・・ に与えられ、トランジスタQx1、Qx2・・・をオンにし ている。したがって、読み出し時には、トランジスタQ Y1、QY2・・・がオンであるかオフであるかによって、 その列の保護トランジスタがオンとなるかオフとなるか が決定される。

【0098】ここでは、トランジスタQx1がオフであ る。したがって、注目メモリ素子Mirの属する列の保護 トランジスタ $H_{11}$ 、 $H_{21}$ ・・・がオフとなる。これによ り、注目メモリ素子M11の属する列のメモリ素子M12・ ・・のメモリゲートが、メモリゲートラインMGLi、 MGL2・・・から切り離される。したがって、注目メ モリ素子Miiからの読み出しを行うことができる。さら に、図17、図18の太線で示すような経路が形成され ートスイッチング手段を構成している。 50 ず、誤書き込みや誤消去のおそれを防止することができ

**3**.

【0099】一方、トランジスタQx2はオンであるから、保護トランジスタH12、H22・・・は、オンとなる。したがって、メモリ素子M12、M22・・・のメモリゲートには、基準電圧Vrefが印加され、書き込み内容の変化を防止することができる。

【0100】ところで、図22の実施例においては、選択された列以外の列のコントロールゲートが、保護トランジスタH12、H22・・・のオフによってフローティングにされるので、メモリ素子の強誘電休に電圧が印加さ 10れるおそれはない。しかし、選択された行のメモリ素子H12においては、フローティング状態となったメモリゲートラインMGL1によって、メモリ素子H11と接続され、強誘電体のメモリゲート側に電圧が印加される。このため、浮遊容量や配線容量によっては、メモリ素子H12の内容が変化してしまうおそれがあった。これに対し、この実施例によれば、メモリゲートが保護トランジスタH11、H21・・・によって切り離されるので、このような問題が生じるおそれがない。

【0101】図29、図30は、スタンバイ時の動作状 20 態を示すものである。スタンバイ時には、端子C1、C2 ・・・、L1、L2・・・をすべて「L」とする。端子し 1、L2···の反転出力Riは、スタンバイ判定回路で あるアンド回路91に与えられる。したがって、スタン バイ判定回路91からは、「H」の判定出力ROが得ら れる。これにより、全てのソーススイッチング手段 QTI、QT2・・・がオンとなり、全ての保護トランジス タH11、H12・・・、H21、H22・・・がオンとなる。 したがって、各メモリ素子の強誘電体層の両端のいずれ にも基準電圧が印加され、強誘電体層の両端に電位差が 30 生じない。したがって、スタンバイ時において、全ての メモリ素子の書き込み内容の変化を防ぐことができる。 【0102】なお、図20のコントロールゲート保護ス イッチング手段と、図26のメモリゲート保護スイッチ ング手段の双方を設けるようにしてもよい。

【0103】また、上記各実施例では、ソーススイッチング手段(トランジスタ $Q_{I1}$ 、 $Q_{I2}$ ・・・)によって、ソースライン $SL_1$ 、 $SL_2$ ・・・を接地電圧とするかフローティング状態とするかをスイッチングするようにしている。しかしながら、ソーススイッチング手段 40(トランジスタ $Q_{I1}$ 、 $Q_{I2}$ ・・・)によって、ソースライン $SL_1$ 、 $SL_2$ ・・・を基準電圧とするかフローティング状態とするかをスイッチングするようにしてもよい。

【0104】なお、上記各実施例のマトリクス配置に代えて、図31に示すようなペアセル構造にしてマトリクスを構成してもよい。

## 【図面の簡単な説明】

【図1】この発明の一実施例による不揮発性メモリの回路図である。

【図2】図1の不揮発性メモリに用いた不揮発性メモリ 素子Mの構造を示す図である。

【図3】図2の不揮発性メモリ素子Mのシンボルを示す図である。

【図4】図4Aは、不揮発性メモリ素子Mの特性を示す 図である。図4Bは、図4Aの特性を測定した時の回路 を示す図である。

【図5】図1の回路において、各モードでの印加電圧を示す表である。

) 【図6】他の実施例に用いた基準電圧Vref2を示すグラフである。

【図7】基準電圧発生回路40を示す図である。

【図8】ドレイン電流判定回路50を示す図である。

【図9】定電流源を示す図である。

【図10】この発明の一実施例による不揮発性メモリの書き込みモードに於ける各部の電圧状況を示す図である。

【図11】この発明の一実施例による不揮発性メモリの 読み出しモードに於ける各部の電圧状況を示す図であ る。

【図12】この発明の一実施例による不揮発性メモリの スタンバイモードに於ける各部の電圧状況を示す図であ る

【図13】図10の回路において、各モードでの印加電 圧を示す表である。

【図14】ドレインスイッチング手段を設けた実施例の書き込みモードに於ける各部の電圧状況を示す図である。

【図15】ドレインスイッチング手段を設けた実施例の 読み出しモードに於ける各部の電圧状況を示す図であ る。

【図16】ドレインスイッチング手段を設けた実施例の スタンバイモードに於ける各部の電圧状況を示す図であ る。

【図17】読み出し時における電圧印加経路を示す図である。

【図18】読み出し時における電圧印加経路を示す図である。

【図19】コントロールゲート保護スイッチング手段を 設けた実施例の書き込みモードに於ける各部の電圧状況 を示す図である。

【図20】 コントロールゲート保護スイッチング手段を 設けた実施例の書き込みモードに於ける各部の電圧状況 を示す図である。

【図21】コントロールゲート保護スイッチング手段を 設けた実施例の読み出しモードに於ける各部の電圧状況 を示す図である。

【図22】コントロールゲート保護スイッチング手段を 設けた実施例の読み出しモードに於ける各部の電圧状況 50 を示す図である。 【図23】コントロールゲート保護スイッチング手段を 設けた実施例のスタンバイモードに於ける各部の電圧状 況を示す図である。

【図24】コントロールゲート保護スイッチング手段を 設けた実施例のスタンバイモードに於ける各部の電圧状 況を示す図である。

【図25】メモリゲート保護スイッチング手段を設けた 実施例の書き込みモードに於ける各部の電圧状況を示す 図である。

【図26】メモリゲート保護スイッチング手段を設けた 10 実施例の書き込みモードに於ける各部の電圧状況を示す 図である。

【図27】メモリゲート保護スイッチング手段を設けた 実施例の読み出しモードに於ける各部の電圧状況を示す 図である。

【図28】メモリゲート保護スイッチング手段を設けた 実施例の読み出しモードに於ける各部の電圧状況を示す 図である。 【図29】メモリゲート保護スイッチング手段を設けた 実施例のスタンバイモードに於ける各部の電圧状況を示 す図である。

24

【図30】メモリゲート保護スイッチング手段を設けた 実施例のスタンバイモードに於ける各部の電圧状況を示 す図である。

【図31】他のマトリクス構成を示す図である。

【図32】従来の不揮発性メモリの回路を示す図である。

### 10 【符号の説明】

CG・・・コントロールゲート

MG・・メモリゲート


DL・・・ドレインライン

SL1・・・ソースライン

M···不揮発性メモリ素子

【図2】

【図1】




【図13】

ÐLı	
-	4
Ďľ:	
)Ls	
	C

C GO

мG

【図3】




基準電圧発生回路


	E.G	株出	スタンパイ
R/W	L	Н	_
או	HorL	_	
OUT	-	Horl	
C 1	L	L	L
C 3	н	Н	L
Lı	L	L	L
Ls	H	н	L

[ 3 2 ]

**(34)** 



В




【図5】

メモリ索子M22を対象とした場合の印加電圧


スタンパイモード		書き込みモード		
CGL1:	SL1: MGL1:Vest2 open MGL2:Vest2 MGL3:Vest2	CGL1: SL1: MGL1: V <sub>ref1</sub> open open MGL2: VDD/GND MGLa: V <sub>ref2</sub>		
CGL2: open	SL2: MGL1:Vzet2 open MGL2:Vzet2 MGL3:Veet2	CGL: SL: MGL1: Y <sub>141</sub> VTH GND MGL2: YDD/GND MGL3: Y <sub>141</sub>		
CGLs:	SLa: MGL1:Veera open MGL2:Veera MGLa:Veera	CGLs: SLa: MGL1: Vietz open MGL2: VDD/GND MGL3: Vietz		

競み出しモード ドレインに並し うる電池				
CGL1: open	SL1: open	MGL1: V.ef2 MGL2: open MGL8: V.ef2	0 = 1 I = 0 I = 0	(Man) (Man)
CGL:: VTH	SL2: GND	MGL1: Yret2 MGL2: open MGL5: Vret2	【一】企业。文艺先往①	(M:1) (M:1) (M:1)
CGL3:	open	MGL1: Vrol2 MGL2: open MGL5: Vrof3	I = 0 I = 0 I - 0	(M11) (M21) (M33)

【図6】




【図8】




ドレイン電流判定回路

【図9】





電流発生 同語





【図11】







【図17】

floating GND floating SL1 SL2 SL8						
cc	Lı floating	cG	L2 VTH	co	La	ne
DLı				<u> </u>		
CG MGLI_	45±		M12	· .	M13	1
Vref	MG				<u> </u>	
DL:						GND
MG L2	421		M22 ON		M23	1
floating			_ +		-	<del> </del>
DĹs					•	<u> </u>
M	131] -		₩32 -   -    -     -	·	M33	1
MG La	14	_			<u> </u>	<del>-</del>
Vret	- 1				,	Vref
	ļ					
	•			:		1


【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図27】




【図26】




【図31】




【図28】



【図29】



【図30】



## フロントページの続き

(51) Int. C1.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G 1 1 C 16/02

HO1L 21/8247

29/788

29/792

HO1L 29/78

371

(72)発明者 淵上 貴昭

京都府京都市右京区西院溝崎町21番地 ロ

ーム株式会社内

(72) 発明者 上野山 博巳

京都府京都市右京区西院溝崎町21番地 ロ

ーム株式会社内